2022年5月26日，应用材料公司推出了一种新系统，该系统重新设计了晶体管布线的沉积，以显着降低电阻，这已成为进一步提高芯片性能和功耗的关键瓶颈。
芯片制造商正在利用光刻技术的进步将芯片缩小到 3nm 节点及以上。然而，随着导线变得更细，电阻呈指数增长，这会降低芯片性能并增加功耗，这将导致布线电阻会完全抵消更先进晶体管的优势。
芯片布线沉积在蚀刻到介电材料中的沟槽和通孔中。在传统方法中，使用金属叠层沉积布线，该金属叠层通常包括阻挡层以防止金属与电介质混合；衬垫层以促进粘合；促进金属填充的种子层；以及用于晶体管触点的导电金属（如钨或钴）和用于互连线的铜。阻挡层和衬垫不能很好地缩放，因此随着沟槽和通孔的缩小，可用于导电金属的空间比例减少；布线越小，电阻越高。
应用材料的Ioniq PVD 系统是一种集成材料解决方案™ (IMS™)，它在单个高真空系统中包括表面处理以及 PVD 和 CVD 工艺。
Ioniq PVD 使芯片制造商能够用纯的低电阻 PVD 钨膜替换通常由氮化钛制成的高电阻衬里和阻挡层，然后将其与 CVD 钨结合以形成纯钨金属触点。该解决方案解决了电阻挑战，并使 2D 微缩能够持续到 3nm 节点及更高节点。
应用材料半导体产品集团高级副总裁兼总经理 Prabu Raja 博士表示："应用材料在解决电阻方面的最新突破是材料工程创新如何使 2D 微缩继续进行的一个很好的例子，创新的 Ioniq PVD 系统消除了从晶体管中提取性能的重大瓶颈，使它们能够以更低的功率损耗更快地运行。随着芯片复杂性的增加，在高真空中集成多个工艺的能力对于创造布线进步至关重要，从而使客户能够实现其性能和功率目标。"
原文始发于微信公众号（艾邦半导体网）：应用材料新系统解决 2D 缩放的布线电阻挑战
Chinese 
English